Quy Trình Thiết Kế, Sản Phẩm Nhúng Trên Công Nghệ Fpga - 2

Lu ROm

Administrator
Staff member
25 Tháng bảy 2014
481
119
43
32
One piece
vimach.net
- High level design là quá trình đào sâu vào thiết kế mô tả cụ thể về cấu trúc sơ đồ khối của IP core bao gồm: mô tả Tính năng / chức năng, Block diagram, Signal diagram, Signal table.
Signal diagram để mô tả các port input hay output của một IP core.
* Một số ví dụ về Signal Diagram
upload_2017-8-23_11-35-22.png

upload_2017-8-23_11-35-58.png

- Signal Table là bảng mô tả các chức năng của các port (input hay output) độ rộng của port (vd: 1 bit, hay 32bit).
* Ví dụ về bảng Signal table của timer 32bit và bộ FIFO.
upload_2017-8-23_11-36-55.png

upload_2017-8-23_11-37-8.png


- Block Diagram mô tả kiến trúc của thiết kế với một bài toán lớn 1 IP core có thể có nhiều thành phần con. Block Diagram cung cấp một cái nhìn tổng quan về quá trình hoạt động bên trong một IP core, sự tương tác kết nối , trao đổi tín hiệu.

*Ví dụ về Block Diagram của Timer 32bit, Và FIFO.
upload_2017-8-23_11-37-28.png

upload_2017-8-23_11-37-45.png

Còn tiếp​